SUBMISSIONS

SUBMISSION DETAIL

Abdurrahman SZER, Selin ZIRA ZKILI
 


Keywords:



FPGA TABANLI YKSEK BANT GENLNDE KONTROLE SAHP STATK KOMPANZATR N PLL ALGORTMASI TASARIMI
 
Datk enerji sistemlerinin artmasyla beraber gnn her saatinde ebekeye g basan veya ebekeden g eken elektronik sistemlerinin saysnn artmas ebeke gerilim seviyesinde kararszlklara neden olmaktadr. G aknn anlk ve darbeli olmas durumunda klasik kompanzasyon zmleri yetersiz kalmaktadr. Fabrika ve i yerlerindeki tek fazl yklerden dolay dengesizlik olumakta ve ntrden fazla akm akmas sonucu iletken snp yangn riski ortaya kmaktadr. Sanayinin enerji kalitesi ihtiyac ilerleyen teknolojiyle beraber daha da karmak hale gelmitir. Gnmz STATKOM(Statik kompanzatr) uygulamalarnn dinamik ekilde reaktif g kompanzasyonu, yk dengeleme ve belirli seviyede harmonik filtreleme yapabilmesi gerekmektedir. Yeni nesil STATKOMlarda bu gereksinimler klasik DSPli zmlerle elde edilememektedir. Yksek bant genilikli dijital kontrol yaps iin gml sistem tarafnda FPGAli bir yapnn kullanlmas gerekmektedir. Bu uygulamada gerekletirilen, FPGA ierisine entegre edilen kontrol dngs 12.5us zamanlama kriterini salamaktadr. Kontrol dngs ierisinde ADClerden (Analog dijital evirici) yksek hzda rnekleme, referans eksen dnmleri, DC bara kontrol, referans harmonik akmlarnn retimleri, PWM iaretlerinin retimi ve sistemin ebekeye senkron olabilmesi iin PLL(phase locked loop) algoritmalar bulunmaktadr. ebeke bal eviricilerde PLL algoritmas senkronizasyon asndan ok nemlidir. PLL algoritmasnn ebeke tarafndaki gerilim seviyesindeki kararszlklardan, dengesizliklerden harmoniklerden ve faz as deiimlerinden etkilenmemesi gerekmektedir. Bu makalede FPGA tabanl bir DDSRF-PLL (decoupled double synchronous reference frame-PLL) algoritmas tasarm yaplmtr. Gelitirilen algoritmann Modelsimde simlasyonu dengeli, dengesiz ve harmonikli olmak zere farkl durum altnda simlasyonu yaplmtr.

Anahtar Kelimeler: Reaktif g kompanzasyonu, Yk dengeleme, Harmonik filtreleme, Yksek bant genilikli kontrol, FPGA