Daðýtýk enerji sistemlerinin artmasýyla beraber günün her saatinde þebekeye güç basan veya þebekeden güç çeken elektronik sistemlerinin sayýsýnýn artmasý þebeke gerilim seviyesinde kararsýzlýklara neden olmaktadýr. Güç akýþýnýn anlýk ve darbeli olmasý durumunda klasik kompanzasyon çözümleri yetersiz kalmaktadýr. Fabrika ve iþ yerlerindeki tek fazlý yüklerden dolayý dengesizlik oluþmakta ve nötrden fazla akým akmasý sonucu iletken ýsýnýp yangýn riski ortaya çýkmaktadýr. Sanayinin enerji kalitesi ihtiyacý ilerleyen teknolojiyle beraber daha da karmaþýk hale gelmiþtir. Günümüz STATKOM(Statik kompanzatör) uygulamalarýnýn dinamik þekilde reaktif güç kompanzasyonu, yük dengeleme ve belirli seviyede harmonik filtreleme yapabilmesi gerekmektedir. Yeni nesil STATKOM’larda bu gereksinimler klasik DSP’li çözümlerle elde edilememektedir. Yüksek bant geniþlikli dijital kontrol yapýsý için gömülü sistem tarafýnda FPGA’li bir yapýnýn kullanýlmasý gerekmektedir. Bu uygulamada gerçekleþtirilen, FPGA içerisine entegre edilen kontrol döngüsü 12.5us zamanlama kriterini saðlamaktadýr. Kontrol döngüsü içerisinde ADC’lerden (Analog dijital çevirici) yüksek hýzda örnekleme, referans eksen dönüþümleri, DC bara kontrolü, referans harmonik akýmlarýnýn üretimleri, PWM iþaretlerinin üretimi ve sistemin þebekeye senkron olabilmesi için PLL(phase locked loop) algoritmalarý bulunmaktadýr. Þebeke baðlý eviricilerde PLL algoritmasý senkronizasyon açýsýndan çok önemlidir. PLL algoritmasýnýn þebeke tarafýndaki gerilim seviyesindeki kararsýzlýklardan, dengesizliklerden harmoniklerden ve faz açýsý deðiþimlerinden etkilenmemesi gerekmektedir. Bu makalede FPGA tabanlý bir DDSRF-PLL (decoupled double synchronous reference frame-PLL) algoritmasý tasarýmý yapýlmýþtýr. Geliþtirilen algoritmanýn Modelsim’de simülasyonu dengeli, dengesiz ve harmonikli olmak üzere üç farklý durum altýnda simülasyonu yapýlmýþtýr.
Anahtar Kelimeler: Reaktif güç kompanzasyonu, Yük dengeleme, Harmonik filtreleme, Yüksek bant geniþlikli kontrol, FPGA
|
